

\*\*本系統專利資料僅供參考，不作為準駁依據，所有資料以經濟部智慧財產局公告為準 | 中文造字安裝程式：(約1.6M)


00521312 -- 核准公告專利公報資料

第 93130112 號公告引證附件 3

訂購此篇專利

\*\*以下資料為公告原始資料，如欲查詢該案異動資訊，請點選權利異動或雜項資料選項\*

### 增強多孔性低介電膜抗氧電漿的製程方法

專利公告號	00521312 說明書影像 / 圖式影像 / 專利公報影像 / 權利異動 / 雜項資料 / 
卷號	30
期號	6
公告日期	2003/02/21
專利類型	發明
國際專利分類號	H01L 21/00
申請案號	091103861
申請日期	2002/03/01
申請人	行政院國家科學委員會；臺北市大安區和平東路二段一〇六號十八樓
發明人	張鼎張 劉柏村 潘扶民 施敏
代理人資訊	洪澄文；臺北市大安區信義路四段二七九號三樓 顏錦順；臺北市大安區信義路四段二七九號三樓
摘要	<p>本發明提出一種增強多孔性低介電膜抗氧電漿的製程方法，可抑制銅導線與多孔性低介電材料整合製程中光阻去除步驟時，氧氣體電漿對多孔性低介電薄膜特性的破壞。首先利用氬氣體電漿的預處理步驟，可以將多孔性薄膜中的懸鍵鈍化，藉以穩定薄膜的介電特性，接著，利用化學TMCS處理可將多孔薄膜內因氧氣電漿灰化過程後，薄膜內所產生的Si-OH鍵置換而取代成低極性的organosilanes(-Si(CH<sub>3</sub>)<sub>3</sub>)鍵。如此，能夠有效地免除低介電常數材質在光阻灰化過程後所引發的瞎窗現象。</p>
<input checked="" type="checkbox"/> 申請專利範圍	<p>1.一種增強多孔性低介電膜抗氧電漿的製程方法，適用於一基底，包括下列步驟：</p> <ul style="list-style-type: none"> <li>於該基底上沉積一多孔性矽酸鹽薄膜；</li> <li>對該多孔性矽酸鹽薄膜施行氬氣體電漿的預處理，而將多孔性矽酸鹽薄膜內所裸露的懸鍵(dangling bonds)鈍化，並降低其薄膜極性；</li> <li>對該多孔性矽酸鹽薄膜施行氧氣電漿處理；以及</li> <li>對該多孔性矽酸鹽薄膜施行化學trimethylchlorosilane(TMCS)的製程處理。</li> </ul>

公告本

申請日期: 91.3.1

案號: 91103861

類別: H01C210

(以上各欄由本局填註)

發明專利說明書

521312

增強多孔性低介電膜抗氧電漿的製程方法

一、發明名稱

中文

英文

二、發明人

姓名(中文)

1. 張鼎強

2. 劉柏村

3. 潘洪敏

4. 施敏

姓名(英文)

1. Ting-Chang CHANG

2.

3.

4.

國籍

1. 中華民國

2. 中華民國

3. 中華民國

4. 中華民國

住、居所

1. 新竹市牛埔南路142巷8弄6號4樓

2. 新竹市大學路1001-1號

3. 新竹市東區關東里7鄰光復路一段108巷140號4樓之3

4. 新竹市大學路1001-1號

姓名(中文)

1.

姓名(英文)

1.

三、申請人

姓名(中文)

1. 魏哲和

姓名(英文)

1.

住、居所(事務所)

1. 中華民國

1. 台北市和平東路二段一〇六號十八樓

代表人姓名(中文)

1. 魏哲和

代表人姓名(英文)

1.

本案已向

國(地區)申請專利

申請日期

案號

主張優先權

有關微生物已寄存於

寄存日期

寄存號碼

無

0522-7429TWf:Yechen.pid

第 1 頁


0522-7429TWf:Yechen.pid

第 3 頁

## 四、中文發明摘要 (發明之名稱：增強多孔性低介電膜抗氧電漿的製程方法)

本發明提出一種增強多孔性低介電膜抗氧電漿的製程方法，可抑制銅導線與多孔性低介電材料整合製程中光阻去除步驟時，氧氣氣體電漿對多孔性低介電薄膜特性的破壞。首先利用氧氣氣體電漿的預處理步驟，可以將多孔性薄膜中的懸鍵純化，藉以穩定薄膜的介電特性，接著，利用化學TMCS處理可將多孔薄膜內因氧電漿灰化過程後，薄膜內所產生的 Si-OH 鍵置換而取代成低極性的 organosilanes ( $-\text{Si}(\text{CH}_3)_3$ ) 鍵。如此，能夠有效地免除低介電常數材質在光阻灰化過程後所引發的暗窗現象。


## 英文發明摘要 (發明之名稱：)



## 五、發明說明 (1)

本發明係有關於一種多孔性低介電膜的製程方法，特別有關於一種增強多孔性低介電膜抗氧電漿的製程方法。隨著元件尺寸的微縮及積集度的增加，使得導體連線系統所導致的時間延遲(RC delay)，成為積體電路操作速度受限的主要原因。因此，為了克服線寬漸窄所造成寄生電阻及電容的升高，銅金屬導線及具有低介電常數的材料(low-k materials)不斷地被發展，應用於深次微米的元件製造技術中。

在眾多低介電材料的選擇中，多孔性介電膜(有機類或無機類材料)具有極低( $K < 2.0$ )的介電常數，除此之外，也具有可調的(tunable)介電常數值之特性。這使其在奈米技術(nanometer scale)的應用中受到極大的重視。然而，在積體電路製造的技術中，光阻的去除(photoresist stripping)，常是利用氧電漿( $\text{O}_2$  plasma)的處理方式來將光阻中的破氫成份分解達到灰化(ashing)光阻的目的。但是，由於多孔性薄膜具有大的表面積，氧電漿的製程同時也會破壞多孔性膜的介電特性，而使得薄膜容易吸水，進而導致薄膜漏電流上升，介電常數也跟著增大，如第1A圖所示，第1A圖係顯示經過氧氣電漿灰化處理後的多孔性有機類矽酸鹽(OSG)薄膜漏電流隨電場變化的情形。第1B圖係顯示經過氧氣電漿灰化處理後的多孔性有機類矽酸鹽(OSG)薄膜介電常數隨氧氣電漿處理時間的變化情形。上述問題，將嚴重地限制了多孔性薄膜與銅導線的製程整合應用。



## 五、發明說明 (2)

綜上述可知，習知之光阻去除的過程中，氧氣電漿 ( $O_2$  plasma) 的製程將會對低介電常數材質特性造成破壞。有鑑於此，本發明之目的在提供一種增強多孔性低介電膜抗氧電漿的製程方法，包括氧氣電漿的事先預防及化學trimethylchlorosilane (TMCS) 溶液的事後修補製程，而能夠有效地增強多孔性低介電材質抗氧電漿的特性，抑制光阻去除製程中所使用的氧氣電漿對多孔性薄膜造成的傷害。如此，能大大地提升銅導線整合製程的可靠性。



為達成上述目的，本發明提出一種增強多孔性低介電膜抗氧電漿的製程方法，適用於一基底，包括下列步驟：於此基底上沉積一多孔性矽酸鹽薄膜；對此多孔性矽酸鹽薄膜施行氧氣電漿的預處理，而將多孔性矽酸鹽薄膜內所裸露的懸鍵(dangling bonds)鈍化，並降低其薄膜極性；對此多孔性矽酸鹽薄膜施行氧氣電漿處理；以及對此多孔性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS) 的製程處理。

為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

### 【圖式簡單說明】

第1A圖係顯示經過氧氣電漿灰化處理後的多孔性有機矽酸鹽(OSG)薄膜漏電流隨電場變化的情形。

第1B圖係顯示經過氧氣電漿灰化處理後的多孔性有機矽酸鹽(OSG)薄膜介電常數隨氧氣電漿處理時間的變化



## 五、發明說明 (3)

情形。

第2A至2E圖係代表本發明實施例之增強多孔性低介電膜抗氧電漿的製程方法之製程剖面圖。

第3圖係顯示本發明所提出的兩階段處理過多孔性薄膜在經過氧氣電漿灰化製程後之傅氏轉換頻譜圖(FTIR)。

第4A圖係顯示經過氧氣電漿灰化處理與利用兩階段製程處理後的多孔性薄膜漏電流隨電場變化的情形之比較。

第4B圖係顯示經過氧氣電漿灰化處理與利用兩階段製程處理後的多孔性薄膜介電常數隨氧氣電漿處理時間的變化情形之比較。



### 【符號說明】

- 100~基底；
- 110~多孔性矽酸鹽薄膜；
- 120~氧氣電漿的預處理；
- 130~氧氣電漿處理；
- 140~化學TMCS的製程處理；
- 150~熱退火製程。

### 實施例

本發明提出一種增強多孔性低介電膜抗氧電漿的製程方法，利用氧氣電漿的事先預防及化學

trimethylchlorosilane (TMCS) 溶液的事後修補製程，以有效地增強多孔性低介電材質抗氧電漿的特性，抑制光阻去除製程中所使用的氧氣電漿對多孔性薄膜造成的傷害。如此，能大大地提升銅導線整合製程的可靠性。



## 五、發明說明(4)


請參閱第2A圖，本實施例適用於一基底100，例如P型矽基底，首先沉積一多孔性矽酸鹽薄膜110於基底100上。之後，可再施行380°C至425°C的熱固化(curing)處理。多孔性矽酸鹽薄膜110可以為無機類或有機類的多孔性矽酸鹽薄膜，或為具有介電常數值為1.9的含甲基類多孔性矽酸鹽薄膜(methyl-doped porous silicate；簡稱OSG)，但並無一定之限制。

接著請參閱第2B圖，對多孔性矽酸鹽薄膜110施行氫氣電漿的預處理120，而將多孔性薄膜110內所裸露的懸鍵(dangling bonds)純化，並降低其薄膜極性。氫氣電漿預處理120的製程條件，包括壓力100-500 mtorr，流率100-600 sccm，溫度100-350°C，功率80-300 W，時間1-5分鐘，但並無一定之限制。

然後，請參閱第2C圖，對多孔性矽酸鹽薄膜110施行氧氣電漿處理130，例如是當多孔性矽酸鹽薄膜遭受到光阻(未顯示)去除的製程，而以氧氣電漿作為光阻灰化製程的氣體，則將對多孔性薄膜110施行氧氣電漿130的步驟。

其次，請參閱第2D圖，對多孔性矽酸鹽薄膜110施行化學trimethylchlorosilane (TMCS)的製程處理140，此製程可將基底100置入溶於己烷(hexane)的TMCS溶液中，TMCS溶液的濃度可以為6-10%，溫度為50-70°C。製程處理140亦可將基底100置入TMCS蒸氣氣氛中，TMCS蒸氣氣氛之溫度可以為60-150°C，製程時間可以為2-20分鐘。

最後，請參閱第2E圖，於250至400°C對基底100施行



## 五、發明說明(5)

一爐管熱退火製程150。


發明特徵及效果

本發明提出一新式的技術，可抑制銅導線與多孔性低介電材料整合製程中光阻去除步驟時，氧氣電漿對多孔性低介電薄膜特性的破壞。首先利用氧氣電漿的預處理步驟，可以將多孔性薄膜中的懸鍵純化，藉以穩定薄膜的介電特性，接著，利用化學TMCS處理可將多孔薄膜內因氧氣電漿灰化過程後，薄膜內所產生的Si-OH鍵置換而取代成低極性的organosilanes (-Si(CH<sub>3</sub>)<sub>3</sub>)鍵。施行如下的化學反應：

本發明係有關於一種多孔性低介電膜的製程方法，特別有關於一種增強多孔性低介電膜抗氧電漿的製程方法。

隨著元件尺寸的微縮及集成度的增加，使得導線連線系統所導致的時間延遲(RC delay)，成為積體電路操作速度受限的主要原因。因此，為了克服線寬漸窄所造成寄生電阻及電容的升高，銅金屬導線及具有低介電常數的材料(low-k materials)不斷地被發展，應用於深次微米的元件製造技術中。

在眾多低介電材料的選擇中，多孔性介電膜(有機類或無機類材料)具有極低( $K < 2.0$ )的介電常數，除此之外，也具有可調的(tunable)介電常數值之特性。這使其在奈米技術(nanometer scale)的應用中受到極大的重視。然而，在積體電路製造的技術中，光阻的去除(photoresist stripping)，常是利用氧電漿(o<sub>2</sub> plasma)





##### 五、發明說明 (6)

的處理方式來將光阻中的碳氫成份分解達到灰化(ashing)光阻的目的。但是，由於多孔性薄膜具有大的表面積，氧電漿的製程同時也會破壞多孔性膜的介電特性，而使得薄膜容易吸水，進而導致薄膜漏電流上升，介電常數也跟着增大，如第1圖所示，第1A圖係顯示經過氧電漿灰化處理後的多孔性有機矽酸鹽(OSG)薄膜漏電流隨電場變化的情形。第1B圖係顯示經過氧氣電漿灰化處理後的多孔性有機矽酸鹽(OSG)薄膜介電常數隨氧氣電漿處理時間的變化情形。上述問題，將嚴重地限制了多孔性薄膜與銅導線的製程整合應用。

綜上述可知，習知之光阻去除的過程中，氧氣電漿(O<sub>2</sub> plasma)的製程將會對低介電常數材質特性造成破壞。有鑑於此，本發明之目的在提供一種增強多孔性低介電膜抗氧電漿的製程方法，包括氫氣電漿的事先預防及化學trimethylchlorosilane (TMCS)溶液的事後修補製程，而能夠有效地增強多孔性低介電材質抗氧電漿的特性，抑制光阻去除製程中所使用的氧氣電漿對多孔性薄膜造成的傷害。如此，能大大地提升銅導線整合製程的可靠性。

為達成上述目的，本發明提出一種增強多孔性低介電膜抗氧電漿的製程方法，適用於一基底，包括下列步驟：於此基底上沉積一多孔性矽酸鹽薄膜；對此多孔性矽酸鹽薄膜施行氫氣電漿的預處理，而將多孔性矽酸鹽薄膜內所裸露的懸鍵(dangling bonds)鈍化，並降低其薄膜極性；對此多孔性矽酸鹽薄膜施行氧氣電漿處理；以及對此多孔



##### 五、發明說明 (7)

性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS)的製程處理。

為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

##### 【圖式簡單說明】

第1A圖係顯示經過氧氣電漿灰化處理後的多孔性有機矽酸鹽(OSG)薄膜漏電流隨電場變化的情形。

第1B圖係顯示經過氧氣電漿灰化處理後的多孔性有機矽酸鹽(OSG)薄膜介電常數隨氧氣電漿處理時間的變化情形。

第2A至2E圖係代表本發明實施例之增強多孔性低介電膜抗氧電漿的製程方法之製程剖面圖。



第3圖係顯示本發明所提出的兩階段處理過多孔性薄膜在經過氧氣電漿灰化製程後之傅氏轉換頻譜圖(FTIR)。

第4A圖係顯示經過氧氣電漿灰化處理與利用兩階段製程處理後的多孔性薄膜漏電流隨電場變化的情形之比較。

第4B圖係顯示經過氧氣電漿灰化處理與利用兩階段製程處理後的多孔性薄膜介電常數隨氧氣電漿處理時間的變化情形之比較。

##### 【符號說明】

- 100~基底；
- 110~多孔性矽酸鹽薄膜；
- 120~氧氣電漿的預處理；



## 五、發明說明(8)

130~氧氣電漿處理；

140~化學TMCS的製程處理；

150~熱退火製程。

## 實施例



本發明提出一種增強多孔性低介電膜抗氧電漿的製程方法，利用氧氣電漿的事先預防及化學

trimethylchlorosilane (TMCS) 溶液的事後修補製程，以有效地增強多孔性低介電材質抗氧電漿的特性，抑制光阻去除製程中所使用的氧氣電漿對多孔性薄膜造成的傷害。如此，能大大地提升銅導線整合製程的可靠性。

請參閱第2A圖，本實施例適用於一基底100，例如P型矽基底，首先沉積一多孔性矽酸鹽薄膜110於基底100上。之後，可再施行380℃至425℃的熱固化(curing)處理。多孔性矽酸鹽薄膜110可以為無機類或有機類的多孔性矽酸鹽薄膜，或為具有介電常數值為1.9的含甲基類多孔性矽酸鹽薄膜(methyl-doped porous silicate；簡稱OSG)，但並無一定之限制。

接著請參閱第2B圖，對多孔性矽酸鹽薄膜110施行氧氣電漿的預處理120，而將多孔性薄膜110內所裸露的懸鍵(dangling bonds)鈍化，並降低其薄膜極性。氧氣電漿預處理120的製程條件，包括壓力100-500 mtorr，流率100-600 sccm，溫度100-350℃，功率80-300 W，時間1-5分鐘，但並無一定之限制。

然後，請參閱第2C圖，對多孔性矽酸鹽薄膜110施行



## 五、發明說明(9)


氧氣電漿處理130，例如是當多孔性矽酸鹽薄膜遭受光阻(未顯示)去除的製程，而以氧氣電漿作為光阻灰化製程的氣體，則將對多孔性薄膜110施行氧氣電漿130的步驟。

其次，請參閱第2D圖，對多孔性矽酸鹽薄膜110施行化學trimethylchlorosilane (TMCS)的製程處理140，此製程可將基底100置入溶於己烷(hexane)的TMCS溶液中，TMCS溶液的濃度可以為6-10%，溫度為50-70℃。製程處理140亦可將基底100置入TMCS蒸氣氣氛中，TMCS蒸氣氣氛之溫度可以為60-150℃，製程時間可以為2-20分鐘。



最後，請參閱第2E圖，於250至400℃對基底100施行一爐管熱退火製程150。

## 發明特徵及效果

本發明提出一新式的技術，可抑制銅導線與多孔性低介電材料整合製程中光阻去除步驟時，氧氣氣體電漿對多孔性低介電薄膜特性的破壞。首先利用氧氣氣體電漿的預處理步驟，可以將多孔性薄膜中的懸鍵鈍化，藉以穩定薄膜的介電特性，接著，利用化學TMCS處理可將多孔薄膜內因氧氣電漿灰化過程後，薄膜內所產生的Si-OH鍵置換而取代成低極性的organosilanes (-Si(CH<sub>3</sub>)<sub>3</sub>)鍵。施行如下的化學反應：





第3圖係顯示本發明所提出的兩階段處理過多孔性薄膜在經過氧氣電漿灰化製程後之傅氏轉換頻譜圖(FTIR)，



## 五、發明說明 (10)

由第3圖之傅氏轉換頻譜圖分析結果可知，藉由兩階段處理過多孔性薄膜之後，確實可消除高極性Si-OH鍵。因此，多孔性的薄膜能維持其原有的低介電特性（低薄膜漏電流及低介電常數），如第4圖所示。第4A圖係顯示經過氧氣電漿灰化處理與利用兩階段製程處理後的多孔性薄膜漏電流隨氧氣電漿處理時間的變化情形之比較。第4B圖係顯示經過氧氣電漿灰化處理與利用兩階段製程處理後的多孔性薄膜介電常數隨氧氣電漿處理時間的變化情形之比較。如此，能夠有效地免除低介電常數材料質在光阻灰化過程後所引發的暗現象。因此，本發明所提出的技術可以增進銅導線製程的可靠性。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技術者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



## 六、申請專利範圍

1. 一種增強多孔性低介電膜抗氧電漿的製程方法，適用於一基底，包括下列步驟：

於該基底上沉積一多孔性矽酸鹽薄膜；  
對該多孔性矽酸鹽薄膜施行氧氣電漿的預處理，而將多孔性矽酸鹽薄膜內所裸露的懸鏈(dangling bonds)純化，並降低其薄膜極性；

對該多孔性矽酸鹽薄膜施行氧氣電漿處理；以及  
對該多孔性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS)的製程處理。


2. 如申請專利範圍第1項所述之增強多孔性低介電膜抗氧電漿的製程方法，更包括於對該多孔性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS)的製程處理之後，於250至400℃對該基底施行熱退火製程。

3. 申請專利範圍第1項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該多孔性矽酸鹽薄膜是為無機類或有機類的多孔性矽酸鹽薄膜。

4. 申請專利範圍第1項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該多孔性矽酸鹽薄膜是為含甲基類的多孔性矽酸鹽薄膜。

5. 申請專利範圍第1項所述之增強多孔性低介電膜抗氧電漿的製程方法，更包括於沉積該多孔性矽酸鹽薄膜之後，對該多孔性矽酸鹽薄膜施行380℃至425℃的熱固化處理。

6. 申請專利範圍第1項所述之增強多孔性低介電膜抗





## 六、申請專利範圍

氧電漿的製程方法，其中，對該多孔性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS)的製程處理，係將該基底置入溶於己烷(hexane)的TMCS溶液中。

7. 申請專利範圍第6項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該TMCS溶液的濃度為6-10%，溫度為50-70℃。

8. 申請專利範圍第1項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，對該多孔性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS)的製程處理，係將該基底置入TMCS蒸氣氣氛中。

9. 申請專利範圍第8項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該TMCS蒸氣氣氛之溫度為60-150℃，製程時間為2-20分鐘。

10. 申請專利範圍第1項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該氬氣電漿預處理的製程條件，包括壓力100-500 mtorr，流率100-600 sccm，溫度100-350℃，功率80-300 W，時間1-5分鐘。

11. 一種增強多孔性低介電膜抗氧電漿的製程方法，適用於一基底，包括下列步驟：

於該基底上沉積一多孔性矽酸鹽薄膜；

對該多孔性矽酸鹽薄膜施行氧氣電漿處理；以及

對該多孔性矽酸鹽薄膜施行化學

trimethylchlorosilane (TMCS)的製程處理。

12. 申請專利範圍第11項所述之增強多孔性低介電膜

## 六、申請專利範圍

抗氧電漿的製程方法，更包括於沉積該多孔性矽酸鹽薄膜之後，對該多孔性矽酸鹽薄膜施行氬氣電漿的預處理，而將多孔性矽酸鹽薄膜內所裸露的懸鍵鈍化，並降低其薄膜極性。

13. 如申請專利範圍第11項所述之增強多孔性低介電膜抗氧電漿的製程方法，更包括於對該多孔性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS)的製程處理之後，於250至400℃對該基底施行熱退火製程。

14. 申請專利範圍第11項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該多孔性矽酸鹽薄膜是為無機類或有機類的多孔性矽酸鹽薄膜。

15. 申請專利範圍第11項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該多孔性矽酸鹽薄膜是為含甲基類的多孔性矽酸鹽薄膜。

16. 申請專利範圍第11項所述之增強多孔性低介電膜抗氧電漿的製程方法，更包括於沉積該多孔性矽酸鹽薄膜之後，對該多孔性矽酸鹽薄膜施行380℃至425℃的熱固化處理。

17. 申請專利範圍第11項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，對該多孔性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS)的製程處理，係將該基底置入溶於己烷(hexane)的TMCS溶液中。

18. 申請專利範圍第17項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該TMCS溶液的濃度為


## 六、申請專利範圍

6-10%，溫度為50-70℃。


19. 申請專利範圍第11項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，對該多孔性矽酸鹽薄膜施行化學trimethylchlorosilane (TMCS) 的製程處理，係將該基底置入TMCS蒸氣氣氛中。

20. 申請專利範圍第19項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該TMCS蒸氣氣氛之溫度為60-150℃，製程時間為2-20分鐘。


21. 申請專利範圍第12項所述之增強多孔性低介電膜抗氧電漿的製程方法，其中，該氬氣電漿預處理的製程條件，包括壓力100-500 mtorr，流率100-600 sccm，溫度100-350℃，功率80-300 W，時間1-5分鐘。




第1A圖




第1B圖




第2A圖



第2B圖




第2C圖




第2D圖




第2E圖



第3圖



第4A圖



第4B圖

**Manufacture method of increasing oxygen plasma resistance of porous low-k****Publication number:** TW521312B**Publication date:** 2003-02-21**Inventor:** CHANG TING-CHANG (TW); LIOU BO-TSUEN (TW);  
PAN FU-MIN (TW); SHR MIN (TW)**Applicant:** NAT SCIENCE COUNCIL (TW)**Classification:****- international:** *H01L21/00; H01L21/00; (IPC1-7): H01L21/00***- European:****Application number:** TW20020103861 20020301**Priority number(s):** TW20020103861 20020301[Report a data error here](#)**Abstract of TW521312B**

The present invention provides a manufacture method of increasing oxygen plasma resistance of a porous low-k film, which can inhibit damages on porous low dielectric constant film characteristics caused by the oxygen plasma during photoresist stripping step of copper wire and porous low dielectric constant material integration process. Firstly, a pre-treatment step using a hydrogen plasma is carried out to deactivate dangling bonds in the porous low dielectric constant film and thus stabilize dielectric characteristics of the film. Subsequently, a chemical TMCS treatment is used to replace Si-OH bonds in the film, generated by the oxygen plasma ashing process in the porous low-k film, with the organosilane (-Si-(CH<sub>3</sub>)<sub>3</sub>) bonds of low polarity. Therefore, the blind window phenomenon induced after the photoresist ashing process on the porous low-k film can be effectively prevented.

---

Data supplied from the **esp@cenet** database - Worldwide